Flip-flops JK são circuitos altamente adaptáveis e amplamente usados no domínio de multivibradores edge-triggered e master/slave. Implementados em diferentes modos, executam funções quase idênticas aos flip-flops SR, com pequenas diferenças de arquitetura e funcionamento. Beneficiam-se de estado não ambíguo e podem ser transformados em outros circuitos flip-flop. Usados em processos digitais, computacionais e de controle.
Flip-flop JK básico tem arquitetura baseada em quatro portas NAND (AND-NÃO) interconectadas, duas cross-coupled. Igual ao SR, tem duas entradas, entrada de clock e duas saídas. Diferença arquitetural: conexão da primeira e segunda saídas às segundas e primeiras portas NAND de entrada, respectivamente. Base do estado de toggle (comutação) no JK.
Circuito baseado em clock; precisa sinal de clock na entrada para ativar. Com ambas entradas em reset (0), sem mudança de estado. Primeira entrada reset (0) e segunda set (1) → estado reset. Primeira set (1) e segunda reset (0) → estado set. Ambas set (1) → estado de toggle (comutação contínua entre níveis). Set/reset = alto/baixo = 1/0.
Parâmetros para funcionamento suave. Alguns padrão, outros variam por fabricante. Ex: tensão de alimentação padrão -5V a 5V. Propagation delay, corrente de operação, hold time, setup time, frequência de clock, consumo, largura de pulso, sink/source current variam entre encapsulamentos.
Versáteis: contadores mod-x digitais, divisores de frequência, registradores de deslocamento, detectores de ordem, transmissão serial/paralela. Podem ser modificados em flip-flops D e T para operações específicas. Comuns em microcontroladores/microprocessadores (centenas neles).
Usados em CIs. Séries comuns negative edge-triggered: 74HCxx, 74LCxx, SN74xx. Positive edge-triggered: 74LSxx, 74HCxx.
Tecnologia Eletrônica © [www.351231.com]
