Por Que o Barramento de Dados do 8085 É Bidirecional

O barramento de dados de 8 bits do Intel 8085 (AD_0–7) é bidirecional porque o processador deve tanto ler de quanto escrever para memória e dispositivos I/O sobre os mesmos pinos físicos.

Três Papéis, Um Barramento

1. Leitura de Memória: CPU define RD̅=0, WR̅=1 → memória coloca dados no barramento → CPU trava.
2. Escrita de Memória: CPU define WR̅=0, RD̅=1 → CPU conduz dados no barramento → memória captura.
3. Leitura/Escrita I/O: Mesmos pinos, com IO/M̅=1. Instruções IN/OUT usam o barramento bidirecionalmente.

Multiplexação com Endereço

O 8085 multiplexa o endereço low-order (A_0–7) e dados em AD_0–7:

• T1: AD_0–7 carregam A_0–7; ALE trava eles em latch externo (74LS373).
• T2–T3: AD_0–7 viram barramento de dados bidirecional.

Isso economiza pinos (DIP 40 pinos) vs. barramento de endereço 16-bit + dados 8-bit completos (precisariam 24+ pinos).

Sinais de Controle Que Habilitam Direção

• RD̅ (Read, active low): Asseritado para leitura memória/I/O → dispositivo externo conduz barramento.
• WR̅ (Write, active low): Asseritado para escrita memória/I/O → CPU conduz barramento.
• IO/M̅: 0 = ciclo memória, 1 = ciclo I/O.

Resumo

Bidirecionalidade permite um único barramento de 8 bits servir todo movimento de dados — buscar instruções, ler operandos, escrever resultados, comunicar com periféricos — mantendo o encapsulamento pequeno e barato. Os sinais de controle (RD̅, WR̅, ALE) orquestram quem conduz o barramento em cada T-state.

• IBM System/370 vs. Processadores Intel: Perspectiva de Desempenho
• Serviços da Cisco Networking Academy: Currículo, Laboratórios, Prep Certificação e Mais