Terminação de Sinal: Eliminando Reflexões em Design High-Speed

Terminação de sinal iguala a impedância no fim de uma linha de transmissão para absorver energia incidente, prevenindo reflexões que causam ringing, overshoot e corrupção de dados.

A Física

Quando sinal encontra descontinuidade de impedância (Z_load ≠ Z₀), coeficiente de reflexão Γ = (Z_L − Z₀)/(Z_L + Z₀) determina tensão refletida. Γ = 0 só quando Z_L = Z₀.

Esquemas Comuns de Terminação

Tipo	Topologia	Ideal Para	Prós	Contras
Série (Fonte)	Resistor na saída do driver	Ponto a ponto, saídas CMOS/TTL	Baixa potência, sem corrente DC	Só funciona para uma carga; adiciona delay
Paralelo (Shunt)	Resistor para GND/VTT no receptor	Barramentos multi-drop, memória	Limpo na carga	Potência estática (VTT), reduz margem ruído
Thevenin	Pull-up + pull-down no receptor	TTL, GTL, SSTL	Define VTT, sem fonte separada	Maior potência estática
AC / RC	Capacitor + resistor para GND	High-speed, baixa potência	Bloqueia DC, termina AC	Delay RC, contagem componentes
Ativa / On-Die (ODT)	FETs internos no IC receptor	DDR3/4/5, SerDes, PCIe	Ótima, programável, sem externos	Requer suporte do IC

Regras de Design

Iguale Z₀ (tipicamente 50 Ω single-ended, 100 Ω diferencial).
Coloque terminação o mais perto possível dos pinos de carga (< 500 mils).
Simule com modelos IBIS; verifique diagrama de olho.
Para multi-drop: topologia fly-by + terminação final (DDR) ou série por stub (legado).

Consequências de Terminação Ausente/Incorreta

Ringback / overshoot → disparo falso, metastabilidade.
Interferência entre símbolos (ISI) → erros de bit em altas taxas.
Radiação EMI de ondas estacionárias.
Crosstalk acoplado em trilhas adjacentes.

Terminação não é opcional acima de ~50 MHz / 1 ns tempo de subida. SerDes modernos (PCIe, USB, Ethernet) tratam internamente; barramentos paralelos (DDR, memória) requerem design cuidadoso no board.

Receptores de Rádio via Satélite

Sirius