O Modelo Mental: Válvula Controlada por Tensão
Imagine uma válvula num cano:
- Fechada: Sem fluxo.
- Aberta: Fluxo total.
- Controle: Pequena volta na alavanca (pequeno sinal) abre/fecha a válvula para grande fluxo.
Um transistor faz isso para corrente elétrica — usando pequeno sinal de base/porta para controlar grande corrente de coletor/dreno.
BJT (Transistor Bipolar) como Chave
Terminais
- Base (B): Entrada de controle (controlado por corrente).
- Coletor (C): Entrada de corrente principal (lado da carga).
- Emissor (E): Saída de corrente para terra/comum.
Operação
- DESLIGADO (Corte): VBE < 0,6 V → IB ≈ 0 → IC ≈ 0. Carga vê tensão de alimentação total (chave aberta).
- LIGADO (Saturação): VBE > 0,7 V, IB > IC/βforçado → VCE ≈ 0,1–0,2 V. Carga vê queda de tensão quase zero (chave fechada).
- β forçado: Projete para βforçado = 10–20 (não β do datasheet) para garantir saturação profunda em variação de temp/dispositivo.
MOSFET (FET) como Chave
Terminais
- Porta (G): Entrada de controle (controlado por tensão, ~0 corrente CC).
- Dreno (D): Entrada de corrente principal.
- Fonte (S): Saída de corrente.
Operação
- DESLIGADO: VGS < Vth (limiar) → canal beliscado → ID ≈ 0.
- LIGADO: VGS ≫ Vth → canal reforçado → RDS(on) (mΩ–Ω) aparece entre D-S. Age como resistor de baixíssimo valor.
- Nível lógico vs. padrão: Nível lógico: Vth ≈ 1–2 V, totalmente ligado a 3,3/5 V. Padrão: precisa 8–10 V VGS.
Posicionamento NPN vs. PNP / N-ch vs. P-ch
| Tipo | Posição da Carga | Sinal de Controle |
| NPN / N-ch | Low-side (entre carga e terra) | Positivo em relação a emissor/fonte |
| PNP / P-ch | High-side (entre alimentação e carga) | Negativo em relação a emissor/fonte (ou VGS < 0) |
Low-side é mais simples (controle referenciado a terra). High-side precisa shift de nível ou driver de porta.
Por Que Chaves Transistor Estão Em Todo Lugar
- Velocidade: Comutação ns–µs (vs. ms para relés).
- Tamanho: SOT-23, DFN, chip-scale — milhões num die.
- Confiabilidade: Sem partes móveis, sem bounce de contato.
- Controle: Direto de MCU/Lógica — GPIO 3,3 V/5 V drive FET nível lógico ou resistor de base + NPN.
Exemplos Cotidianos
- GPIO MCU → MOSFET → fita LED / motor / aquecedor / solenoide.
- Power gating CPU — milhares de FETs chaveando rails ligado/desligado.
- Amplificador Classe-D — FETs chaveando a 300 kHz+.
- Conversor buck síncrono — FET high-side + low-side chaveando a 1–2 MHz.
- SSD/DRAM — transistores de acesso (1T por célula).
Regra chave de projeto: Sempre garanta saturação forte (BJT) ou reforço total (MOSFET) — estado parcialmente ligado = alta dissipação = fumaça. Verifique com osciloscópio (VCE ou VDS < 0,2 V no estado LIGADO).