Guia Completo de Barramentos Internos de Computador: Tipos, Funções & Evolução

Barramentos internos formam o sistema nervoso de todo computador, transportando sinais entre CPU, memória e periféricos. Entender arquiteturas de barramento revela como dados movem através do sistema — e por que gargalos de performance ocorrem onde ocorrem.

Barramentos de Sistema Fundamentais

1. Barramento de Endereço

Função: Transporta endereços memória/I/O da CPU para outros componentes.
Largura determina: Memória endereçável máxima (2^N bytes para barramento N-bit).
Exemplos: 8086 (20-bit = 1 MB), 80386 (32-bit = 4 GB), x86-64 (48-bit virtual = 256 TB).

2. Barramento de Dados

Função: Caminho bidirecional para transferência real de dados.
Largura determina: Word size nativo e throughput por ciclo.
Exemplos: 8088 (8-bit), 8086/286 (16-bit), 386DX/486/Pentium (32-bit), CPUs modernas (64-bit).

3. Barramento de Controle

Função: Transporta sinais de temporização e coordenação:
• Read/Write (R/W̅) — Direção transferência dados
• Memory/IO (M/IO̅) — Seleção espaço endereço
• Clock (CLK) — Referência sincronização
• Reset (RESET) — Inicialização sistema
• Interrupções (INTR, NMI) — Sinalização eventos assíncronos
• Bus Grant/Request — Handshaking DMA/arbitragem

Barramentos Especializados de Alta Velocidade

4. Barramento Cache (Backside Bus)

Conexão dedicada CPU↔L2/L3 cache, tipicamente mais larga (128-512 bit) e mais rápida que front-side bus. CPUs modernas integram L2/L3 on-die, tornando isso interno ao package.

5. Front-Side Bus (FSB) / Barramento Sistema

Conexão histórica CPU↔Northbridge (pré-2009 Intel, pré-2003 AMD). Substituído por interconnects ponto-a-ponto (QPI, HyperTransport, Infinity Fabric).

Barramentos Expansão I/O (Evolução Cronológica)

6. ISA (Industry Standard Architecture)

8-bit (PC/XT), depois 16-bit (AT). 8,33 MHz, 16 MB/s máx. Apenas legado.

7. EISA / VLB / MCA

Extensões 32-bit de vida curta (1988-1995). EISA: 32-bit/8,33 MHz. VLB: Barramento local na velocidade CPU. MCA: Proprietário IBM.

8. PCI (Peripheral Component Interconnect)

PCI 2.x: 32-bit/33 MHz = 133 MB/s (sinalização 5V/3,3V)
PCI 3.0/PCI-X: 64-bit/66-133 MHz = 533-1066 MB/s (servidores)

9. AGP (Accelerated Graphics Port)

Barramento 32-bit dedicado gráficos (1x/2x/4x/8x = 266-2133 MB/s). Acesso direto memória (GART). Substituído por PCIe.

10. PCI Express (PCIe) — Padrão Atual

Geração	Throughput Por Lane	Largura Banda Slot x16	Ano
PCIe 1.0	250 MB/s	4 GB/s	2003
PCIe 2.0	500 MB/s	8 GB/s	2007
PCIe 3.0	985 MB/s	15,75 GB/s	2010
PCIe 4.0	1,97 GB/s	31,5 GB/s	2017
PCIe 5.0	3,94 GB/s	63 GB/s	2019
PCIe 6.0	7,56 GB/s	121 GB/s	2022

Codificado serialmente, comutado por pacotes, lanes escaláveis (x1, x4, x8, x16). Usado para GPUs, SSDs NVMe, 10GbE+, controladores USB4/TB3.

Interconnects Modernos SoC

• AMBA (ARM): AXI (alto perf), AHB (sistema), APB (periférico)
• Intel IDI / Mesh: Tecido on-die core↔cache↔IO
• AMD Infinity Fabric: Chiplet↔chiplet, CPU↔IO die
• CXL (Compute Express Link): Interconnect cache-coerente baseado PCIe para aceleradores

Resumo Hierarquia Barramentos

Sistemas modernos usam topologia em tiers:

 CPU Cores │ (Interconnect on-die: Ring/Mesh/Infinity Fabric) ├── L3 Cache ├── Controladores Memória (DDR5/LPDDR5) ├── PCIe Root Complex (x16, x4, x4...) │ ├── GPU (x16) │ ├── NVMe SSD (x4) │ ├── Chipset (x4) ──► PCIe adicional, SATA, USB, SPI, eMMC │ └── Controlador Thunderbolt/USB4 └── Saída Display (eDP/DP/HDMI) 

Cada tier otimiza para seus requisitos latência/largura banda/custo. Conceito "barramento interno" evoluiu de fios paralelos compartilhados para links seriais ponto-a-ponto hierárquicos — mas necessidade fundamental de mover endereços, dados e sinais controle permanece inalterada.

• Número de Empresas Telefônicas nos EUA: Mais de 1.500 (FCC 2022)
• Existe um Verbo para "Tecnologia"? A Linguística da Ação Tecnológica