Larguras de barramento de dados e endereços: configurações comuns de 8-bit a 64-bit

Larguras de barramento em arquitetura de computadores

O número de fios (bits) nos barramentos de dados e endereços determina throughput de dados e endereçabilidade de memória.

Largura	Fios	Tamanho Transferência	Era / Exemplos
8-bit	8	1 byte	8080, 6502, Z80, microcontroladores iniciais
16-bit	16	2 bytes	8086, 68000, ARM Cortex-M0/M3
32-bit	32	4 bytes	i386, ARMv7, MIPS, PowerPC (mainstream 1990s-2010s)
64-bit	64	8 bytes	x86-64, ARMv8/AArch64, RISC-V RV64 (CPUs modernas)
128/256/512-bit	128+	16-64 bytes	Barramento memória GPU, cache lines CPU, AVX-512, HBM

Barramento de dados mais largo = mais bits por ciclo = maior largura de banda (mesmo clock).

Largura	Fios	Memória Endereçável	Era / Exemplos
16-bit	16	64 KB (2¹⁶)	8080, 6502, micros iniciais
20-bit	20	1 MB (2²⁰)	8086 (segmentado)
24-bit	24	16 MB (2²⁴)	68000, ARM inicial
32-bit	32	4 GB (2³²)	i386+, ARMv7, maioria SO 32-bit
36-40-bit	36-40	64 GB - 1 TB	PAE (x86), ARM LPAE
48-52-bit	48-52	256 TB - 4 PB	x86-64 (canônico), ARMv8

Barramento de endereços mais largo = maior espaço de memória física/virtual.

Barramentos dados/endereços estão on-die (CPU ↔ cache ↔ controlador memória).
Barramento DRAM externo: 64-bit (DDR4/5 por canal) × canais (dual = 128-bit).
PCIe: Lanes seriais (par diferencial 1-bit por direção) — não barramento paralelo.

Largura de barramento é trade-off arquitetural fundamental entre custo, contagem de pinos, potência e performance.