Conversão Analógico-Digital (ADC) é o processo de transformar um sinal analógico contínuo no tempo e amplitude em uma representação digital discreta no tempo e amplitude. É a ponte entre o mundo físico e processamento digital.
O Processo ADC de Três Estágios
1. Amostragem (Discretização no Tempo)
- Medir tensão analógica em intervalos uniformes: tn = n × Ts
- Frequência Amostragem (fs = 1/Ts) deve satisfazer critério Nyquist: fs > 2 × fmax (maior componente frequência sinal)
- Filtro anti-aliasing (passa-baixa analógico) requerido antes do amostrador para remover f > fs/2
- Circuito sample-and-hold (S/H) congela valor durante conversão
2. Quantização (Discretização Amplitude)
- Mapear tensão contínua para nível discreto mais próximo
- ADC N-bit: 2N níveis (ex.: 12-bit = 4096 níveis)
- Passo Quantização (LSB): Q = VFSR / 2N (Faixa Escala Total)
- Erro Quantização: ±½ LSB (distribuição uniforme se sinal >> Q)
- SQNR (Relação Sinal-Ruído Quantização): ≈ 6.02N + 1.76 dB (para onda senoidal)
3. Codificação (Representação Binária)
- Atribuir código binário a cada nível quantização
- Binário Direto: 0 a 2N-1 (unipolar)
- Complemento de Dois: -2N-1 a 2N-1-1 (bipolar)
- Binário Offset: 0 = -FS, 2N-1 = +FS
- Saída: Paralela (N linhas), Serial (SPI/I²S), ou LVDS (alta velocidade)
Principais Arquiteturas ADC
| Arquitetura | Velocidade | Resolução | Uso Típico |
|---|
| Flash (Paralelo) | Mais rápido (GS/s) | 4–8 bit | Osciloscópios, radar, comms |
| Pipeline | 100MS/s–1GS/s | 10–16 bit | RX comms, vídeo, imagem médica |
| SAR (Aproximação Sucessiva) | 10kS/s–10MS/s | 12–18 bit | Aquisição dados, sensores, laços controle |
| Sigma-Delta (ΔΣ) | 1S/s–10MS/s | 16–32 bit | Áudio, medição precisão, sísmico |
| Dual-Slope / Integrador | Lento (1–100 S/s) | 16–24 bit | Multímetros, medidores painel, balanças |
Métricas Críticas de Desempenho
- ENOB (Número Efetivo de Bits): Resolução real após ruído/distorção. ENOB = (SINAD - 1.76) / 6.02
- SINAD / SFDR / THD: Desempenho dinâmico — espúrios, harmônicos, piso ruído
- DNL / INL: Não-Linearidade Diferencial/Integral — largura código / desvio curva transferência
- Jitter Abertura: Incerteza tempo amostragem → degradação SNR em alta fin
- Largura Banda Entrada: BW plena potência (sinal grande) vs. BW sinal pequeno
Considerações Práticas de Projeto
- Filtro Anti-Aliasing: Analógico, ordem ≥ 4, cutoff ≤ 0.4×fs. Trade-off: distorção fase vs. rejeição alias.
- Circuito Driver: Fonte baixa impedância (< 100Ω) ou buffer op-amp. Capacitância entrada ADC (2–20pF) causa kickback carga.
- Tensão Referência: Precisão VREF = precisão absoluta. Baixo drift, baixo ruído, bufferizado.
- Aterramento: AGND/DGND separados, ponto único star, plano baixa impedância.
- Jitter Clock: Para fin = 1MHz, 1ps jitter → SNR ≈ 74dB (limite 12-bit). Clock limpo essencial.
Aplicações Ubíquas
- Áudio: 44.1/48/96/192 kHz, 24-bit ΔΣ (codecs: CS4272, AK5558)
- Instrumentação: 16–24 bit SAR/ΔΣ (AD7124, ADS1256)
- Comunicações: 12–16 bit pipeline/flash @ 100MS/s–GS/s (AD9680, ADC12DJ5200)
- Imagem: SAR paralelo-coluna em sensores CMOS (10–14 bit, 100MS/s)
- Eletrônica Potência: Realimentação corrente/tensão (12-bit, 1–4MS/s, isolado)
- Automotivo: LIDAR (GS/s), radar, gestão bateria (16-bit ΔΣ)
ADC é onde física encontra computação. Todo sistema digital que sente mundo real depende dele. Entender suas imperfeições — quantização, aliasing, jitter abertura, ruído referência — é essencial para projeto robusto.
