Gerador de Clock do 8086: O Chip Intel 8284 / 8284A Explicado

O Intel 8086 (e 8088) **não consegue gerar seu próprio clock**. Ele requer um gerador de clock externo: o **Intel 8284** (ou a versão aprimorada **8284A**). Este chip é o coração de todo sistema 8086/8088.

Por que o 8086 Precisa de um Gerador de Clock Externo

• O 8086 necessita de **duas fases de clock**: CLK (clock do sistema) e PCLK (clock periférico, ½ CLK).
• Exige **ciclo de trabalho preciso (33% alto, 67% baixo)** para margens de temporização internas.
• Deve sincronizar **READY**, **RESET** e **sincronização de READY** entre ciclos de barramento.
• Fornece saída **OSC** (frequência do cristal) para outros dispositivos na placa.

Principais Funções do 8284 / 8284A

Sinal	Pino	Descrição
CLK	8	Clock do sistema para o 8086 (1/3 da frequência do cristal). Ciclo de trabalho 33%. Aciona CPU, 8288, 8289.
PCLK	12	Clock periférico = CLK ÷ 2 (ciclo de trabalho 50%). Para 8254, 8259, 8237, etc.
OSC	13	Saída do oscilador de cristal bufferizada (frequência total). Para outros chips.
READY	4	READY sincronizado para o 8086 (sincronizador de dois flip-flops). Atende setup/hold.
RESET	11	RESET com trigger Schmitt, sincronizado para o 8086 (ativo alto). RC power-on + botão manual.
CSYNC	1	Sincronização de clock para sistemas multi-8284 (master/slave).
ASYNC / RDY1, RDY2	2, 3, 5, 6	Duas entradas READY independentes (assíncronas) → sincronizadas ao CLK.
X1, X2	16, 17	Entradas do cristal. Modo fundamental, ressonante paralelo. Típico: **15 MHz** (→ 5 MHz CLK) ou **24 MHz** (→ 8 MHz CLK).
F/Č	9	Seleção de frequência: Strapped low → CLK = X1/3. Strapped high → CLK = X1/6 (apenas 8284A).

8284 vs 8284A

• 8284: Original. CLK = X1/3 apenas. Sem pino F/Č (pino 9 = NC).
• 8284A: Adiciona **F/Č (pino 9)** para opção divide-por-6. Permite cristal 15 MHz → 2.5 MHz CLK (8086 lento) ou 24 MHz → 4 MHz. Sincronizador de RESET melhorado. **Use 8284A para novos projetos.**

Configurações Típicas de Cristal e Clock

Cristal (X1)	F/Č	CLK (8086)	PCLK	OSC	Velocidade 8086
15.000 MHz	Low (GND)	5.000 MHz	2.5 MHz	15 MHz	5 MHz (padrão)
24.000 MHz	Low	8.000 MHz	4.0 MHz	24 MHz	8 MHz (8086-2)
15.000 MHz	High (VCC)	2.500 MHz	1.25 MHz	15 MHz	2.5 MHz (lento)

Elementos Essenciais do Circuito

 15 MHz XTAL │ ┌──┴──┐ │ 8284A│ │ │ X1 ────┤16 1│── CSYNC (tie high se único 8284) X2 ────┤17 2│── ASYNC (tie low) │ │ F/Č ───┤9 3 │── RDY1 (da memória/IO) │ │ │ 4│── READY → 8086 READY │ 5│── RDY2 (tie low se não usado) │ 6│── AEN1 (tie low) │ 7│── AEN2 (tie low) │ 8│── CLK ────→ 8086 CLK │ 9│── F/Č (strap) │ 10│── GND │ 11│── RESET ───→ 8086 RESET │ 12│── PCLK ───→ Periféricos │ 13│── OSC ───→ Outros chips │ 14│── VCC └─────┘ 

Substitutos Modernos

• 8284A discreto está obsoleto (EOL).
• **FPGA/CPLD** (ex.: Lattice MachXO, Intel MAX 10) implementa lógica 8284 + controlador de barramento 8288 + PIC 8259 + glue em um chip.
• **ASIC/SoC** (Vortex86, DM&P, Zilog eZ80) integram gerador de clock on-die.
• Para reparo/retro: NOS 8284A no eBay (~$5–15) ou **CMOS 82C84A** moderno (Harris/Intersil/Renesas) — pin-compatível, menor consumo.

Conclusão: O 8284A é o herói anônimo que transforma um cristal nos clocks precisos e sincronizados, reset e sinais ready que o 8086 exige. Sem 8284A, não há sistema 8086.

• Histórico do IBM Sametime: Data de Lançamento e Origens
• Quando Configurar Taxa de Clock em Interfaces Seriais de Roteador