Desenhando o Diagrama de Temporização da Instrução ADD M (Microprocessador 8085)

A instrução ADD M no Intel 8085 soma o conteúdo da localização de memória apontada pelo par de registradores HL ao Acumulador. É uma instrução de 2 bytes, 7 T-states (4 + 3). Abaixo está a sequência fetch/execute e um diagrama de temporização textual.

Quebra da Instrução

• Opcode: 86H
• Operação: A ← A + [HL]
• Flags afetadas: S, Z, AC, P, CY
• Ciclos de máquina: 2 (Busca de Opcode + Leitura de Memória)
• T-states: 7 (4 + 3)

Execução Passo a Passo

1. T1–T4: Busca de Opcode
   • PC → MAR
   • MAR → Barramento de Endereço; RD̅ low
   • Memória → Barramento de Dados → IR (Registrador de Instrução)
   • PC ← PC + 1
2. T5–T7: Leitura de Memória (Busca de Operando)
   • HL → MAR
   • MAR → Barramento de Endereço; RD̅ low
   • Memória → Barramento de Dados → ACT (Registrador temporário da ALU)
   • ALU: A + ACT → A; flags atualizadas

Diagrama de Temporização (Representação Textual)

 T-state: 1 2 3 4 | 5 6 7 |---|---|---|---|---|---|---| ALE ┌───┘ ┌───┘ RD̅ ┌───────┘ ┌───────┘ WR̅ ────────────────────── (high) IO/M̅ ────────────────────── (low = memory) S1,S0 1,1 (fetch) 1,0 (read) ADDR PC HL DATA 86H [HL] 

Sinais-chave:

• ALE (Address Latch Enable) pulsa em T1 de cada ciclo de máquina para travar endereço low-order de AD_0–7.
• RD̅ vai low durante T2–T3 de cada ciclo de leitura.
• IO/M̅ = 0 para ciclos de memória.
• S1,S0 = 11 (busca opcode), 10 (leitura memória).

Resumo Visual

Ciclo	T-States	Atividade do Barramento	Ops Internas
Busca Opcode	T1–T4	PC → Endereço, Leitura 86H	IR ← 86H, PC ← PC+1
Leitura Memória	T5–T7	HL → Endereço, Leitura [HL]	A ← A + [HL], Flags set

Este diagrama corresponde ao timing de 7 T-states do 8085 para ADD M. Para diagrama gráfico, plote as formas de onda acima numa grade de temporização com T1–T7 no eixo horizontal.

• Relação Frequência Processador 8086 e Frequência Oscilador Cristal
• Velocidade de Clock do IBM System/360 Model 44: 500 kHz (Ciclo 2 µs)