MOSFETs de Canal N vs. Canal P: Diferenças, Compensações e Seleção

A escolha entre MOSFETs de canal N e canal P não é arbitrária — é determinada pela topologia do circuito, níveis de tensão e requisitos de desempenho. Aqui está a comparação definitiva.

Diferença Estrutural Fundamental

Parâmetro	Canal N (NMOS)	Canal P (PMOS)
Portadores do Canal	Elétrons (tipo n)	Lacunas (tipo p)
Substrato	Tipo P	Tipo N
Dopagem Fonte/Dreno	N⁺	P⁺
Acionamento de Gate para Ligar	VGS > Vth (positivo)	VGS < Vth (negativo)
Direção do Diodo Corporal	Fonte → Dreno	Dreno → Fonte

Assimetria de Desempenho (Física do Silício)

• Mobilidade de elétrons ≈ 2–3× mobilidade de lacunas → Canal N tem R_DS(on) menor por unidade de área
• Para mesmo tamanho de die: Canal N suporta 2–3× mais corrente ou tem ½–⅓ da resistência de ligação
• Canal N: menor carga de gate (Q_g) → comutação mais rápida, menor perda de acionamento
• Canal P: maior tensão de ruptura mais facilmente alcançável (robustez a avalanche)

A Topologia do Circuito Ditada a Escolha

Chaveamento Low-Side (Carga para Terra) → Canal N

 VDD | CARGA | DRENO (N-FET) | FONTE → GND | GATE → MCU (0V/3.3V/5V)

Simples, referenciado ao terra. Acionamento de gate fácil. Preferido para 90% das aplicações de chaveamento.

Chaveamento High-Side (Carga para VDD) → Canal P (Simples) ou Canal N (Desempenho)

Canal P High-Side:

 VDD → FONTE (P-FET) | DRENO → CARGA → GND | GATE → MCU (VDD = DESLIGADO, 0V = LIGADO)

Acionamento simples (nível lógico), mas R_DS(on) maior, die maior, mais caro.

Canal N High-Side (Bootstrap/Bomba de Carga):

 VDD → DRENO (N-FET) | FONTE → CARGA → GND | GATE → VDD + V_GS (requer capacitor bootstrap ou bomba de carga)

Melhor desempenho, mas precisa de acionamento de gate > VDD. Padrão em meias-ponte, acionamentos de motor, conversores buck síncronos.

Lógica CMOS: O Par Simbiótico

Todo inversor/porta CMOS usa ambos:

 VDD | PMOS (pull-up) | SAÍDA → NMOS (pull-down) | GND

Operação complementar: apenas um conduz por vez → potência estática quase nula. Por isso o CMOS domina CIs digitais.

Árvore de Decisão para Seleção

1. Chave low-side? → Canal N (sempre)
2. High-side, <5A, <30V, sensível a custo? → Canal P (nível lógico)
3. High-side, >5A ou >30V ou alta frequência? → Canal N + driver de gate (bootstrap/isolado)
4. Bloqueio bidirecional necessário? → Dois canais N back-to-back (comum em chaves de carga)
5. Chave analógica/RF? → Canal N (menor R_ON, melhor linearidade)
6. Chaveamento de rail negativo? → Canal P (encaixe natural)

Parâmetros-Chave do Datasheet para Comparar

• R_DS(on) @ V_GS = 4.5V (lógico) e 10V (padrão)
• Q_g (carga total do gate) → perda de comutação, dimensionamento do driver
• Faixa de V_th (min/max) → variabilidade do limiar de ligação
• V_DS(max), I_D(max), P_D(max)
• Diodo corporal V_F, t_rr (para retificação síncrona)

Conclusão

Canal N é o rei do desempenho. Use-o onde puder gerar o acionamento de gate. Canal P preenche o nicho onde o acionamento high-side simples supera as penalidades de desempenho. Projetos modernos usam cada vez mais canal N + drivers de gate integrados (ex.: TI LM5113, Infineon 2EDL) até para high-side — eliminando completamente o compromisso do canal P.

• Declarações de Sinalização: Roteiros para Comunicação Clara
• Usando BS 7671 (Regulamentos IET) para Seleção Cabo: Passo a Passo