Na arquitetura de computadores, o **Barramento de Endereço** transporta endereços de memória da CPU para memória e dispositivos I/O. É logicamente dividido em seções **Low-Order** e **High-Order** baseadas na significância dos bits, permitindo decodificação hierárquica de memória.
Barramento de Endereço Low-Order (Bits Menos Significativos - LSBs)
- Função: Seleciona a **localização específica de byte/word dentro de um chip de memória, banco, ou bloco de registradores periférico**.
- Escopo: Endereça o **intervalo de endereço inferior** (ex: primeiros 64KB, ou dentro de página 4KB).
- Uso: Acessa diretamente registradores internos da CPU, periféricos on-chip, ou offset dentro de banco de memória selecionado.
- Analogia: O "Número do Apartamento" dentro de um prédio.
Barramento de Endereço High-Order (Bits Mais Significativos - MSBs)
- Função: Seleciona **qual banco de memória, região de chip select, ou espaço de endereço de alto nível** (ex: RAM vs ROM vs PCIe MMIO vs VRAM GPU).
- Escopo: Permite endereçar o **espaço de endereço físico completo** (ex: 4 GB, 64 GB, 1 TB) escolhendo os bits superiores.
- Uso: Aciona lógica **Chip Select (CS)**, Seleção Banco Controlador Memória, Decodificação Região MMIO, Endereços Base Page Table Walk.
- Analogia: O "Número do Prédio / Rua" seletor.
Exemplo Prático: Barramento Endereço 32-bit (4 GB)
- Low-Order (A0–A15): 16 bits → Granularidade 64 KB (Offset Segmento/Página).
- High-Order (A16–A31): 16 bits → 65.536 regiões selecionáveis de 64 KB (Banco/Seletor).
Resumo
O **Barramento Low-Order** trata endereçamento fino, local (offsets, registradores). O **Barramento High-Order** trata endereçamento grosso, global (seleção banco, mapeamento memória, seleção dispositivo externo). Juntos, permitem à CPU abranger vasto espaço de endereço estruturado.
