Lógica AND-OR É Equivalente a NAND-NAND: Prova via De Morgan

O Teorema

Qualquer rede soma-de-produtos (AND-OR) pode ser implementada usando apenas portas NAND. Esta é uma consequência direta das Leis de De Morgan e da universalidade da NAND.

Prova Algébrica

Dado: F = (A·B) + (C·D) (AND-OR)

Duplo complemento: F = ¬¬[(A·B) + (C·D)]
Aplique De Morgan ao ¬ externo: F = ¬[¬(A·B) · ¬(C·D)]
Reconheça ¬(A·B) = NAND(A,B)
Portanto: F = NAND( NAND(A,B), NAND(C,D) )

AND-OR de dois níveis → NAND-NAND de dois níveis.

Regras de Transformação Nível-Porta

Original	Substitua Por	Nota
Porta AND	NAND + inversor (ou NAND com entradas amarradas)	¬(A·B) = NAND(A,B)
Porta OR	NAND com entradas invertidas	¬(¬A·¬B) = A+B
Inversor	NAND com ambas entradas amarradas	¬(A·A) = ¬A

Exemplo Prático: Apenas 74LS00 Quad NAND

 // F = (A·B) + (C·D) U1A: NAND(A,B) → w1 U1B: NAND(C,D) → w2 U1C: NAND(w1,w2) → F // Usa 3 de 4 portas em um pacote 14 pinos

Por Que Importa

Redução de Estoque: Estoque um tipo de porta (NAND ou NOR) para toda lógica glue.
Layout CMOS: NAND é menor e mais rápido que NOR (mobilidade elétrons > mobilidade lacunas).
Testabilidade: Falhas stuck-at mais fáceis de detectar em árvores NAND uniformes.

Ressalva

Atraso de propagação soma: 3 níveis NAND vs. 2 (AND+OR). Para caminhos > 100 MHz, considere células padrão AOI (AND-OR-Invert) que fundem estágios.

De Morgan torna NAND o bloco construtor universal — todo projetista digital deve internalizar o mapeamento AND-OR → NAND-NAND.