A arquitetura de memória segmentada do microprocessador Intel 8086 previne explicitamente sobreposição de segmentos, uma escolha de design que simplifica gerenciamento de memória e elimina erros de segmentação comuns em arquiteturas mais flexíveis.
O 8086 usa barramento de endereço de 20 bits (espaço de endereço 1 MB) mas apenas registradores de 16 bits. Para preencher essa lacuna, combina registrador de segmento de 16 bits (deslocado 4 bits à esquerda) com registrador de offset de 16 bits para formar endereço físico de 20 bits:
Endereço Físico = (Registrador Segmento × 16) + Registrador Offset
Cada registrador de segmento (CS, DS, SS, ES) define uma janela distinta de 64 KB no espaço de endereço de 1 MB. Embora diferentes combinações segmento:offset possam matematicamente resolver para o mesmo endereço físico (aliasing), a arquitetura trata cada segmento como bloco logicamente independente, auto-contido de 64 KB. O processador não mantém metadados de fronteira de segmento ou detecção de sobreposição — simplesmente calcula endereços sob demanda.
Programadores devem garantir manualmente que segmentos não se sobreponham acidentalmente de forma que corrompa dados. Sobreposição *pode* ser usada intencionalmente (ex.: código acessando segmento de dados), mas é técnica de programação deliberada, não feature de hardware. O 80286 e posteriores introduziram modo protegido com segmentação baseada em descritores que formalmente previne sobreposição não autorizada.
O modelo de segmentação do 8086 prioriza simplicidade e compatibilidade reversa sobre proteção de memória. Segmentos sobrepostos no sentido moderno — isolamento forçado por hardware com detecção de sobreposição — simplesmente não existem nesta arquitetura.
Tecnologia Eletrônica © [www.351231.com]
