Interrupções do Microprocessador 8085: Lista Completa (5 Fontes)

O Intel 8085 (1976) suporta **cinco pinos de interrupção de hardware**, cada um com prioridade fixa, endereço de vetor e comportamento de mascaramento. Entendê-los é essencial para design de sistemas 8085.

Tabela Resumo de Interrupções

Interrupção	Pino	Tipo	Mascarável?	Prioridade (1=Mais Alta)	Endereço Vetor	Gatilho
TRAP	Pino 6	Não mascarável	Não	1	0024H	Borda + nível (subida, depois alto)
RST 7.5	Pino 7	Mascarável	Sim (SIM, DI/EI)	2	003CH	Borda de subida (edge-triggered, latched)
RST 6.5	Pino 8	Mascarável	Sim (SIM, DI/EI)	3	0034H	Sensível a nível (alto)
RST 5.5	Pino 9	Mascarável	Sim (SIM, DI/EI)	4	002CH	Sensível a nível (alto)
INTR	Pino 10	Mascarável	Sim (DI/EI)	5 (Mais Baixa)	Externo (CALL)	Sensível a nível (alto), requer INTA

Detalhes Comportamentais-Chave

TRAP (Não Mascarável, Prioridade Máxima)

• Não pode ser desabilitado por `DI` ou `SIM`. Apenas reset ou `SIM` com bit MSE limpa seu latch.
• Usado para **falha de energia, watchdog, desligamento de emergência** — eventos que *devem* ser atendidos.
• Borda+nível: Deve subir, permanecer alto até reconhecido. Previne glitches.

RST 7.5 (Edge-Triggered, Latched)

• Borda de subida seta flip-flop interno → lembrado mesmo se pino cai.
• Limpo por: execução ISR `RST 7.5`, `SIM` com bit reset R7.5, ou reset do processador.
• Ideal para **teclado, keypad, sensores one-shot**.

RST 6.5 & RST 5.5 (Level-Sensitive)

• Devem ser mantidos altos até ISR lê-los. Se caírem cedo, interrupção perdida.
• Bons para **condições contínuas**: "buffer cheio", "sobretemp", "detecta portadora modem".
• Mascarados individualmente via instrução `SIM` (usa bits do acumulador).

INTR (Mais Baixa, Vetorada Externamente)

• Mascarável apenas via `DI`/`EI` (global). Sem máscara individual.
• Quando reconhecido, 8085 emite pulso **`INTA`** → hardware externo (ex.: 8259 PIC) coloca **`CALL` (3 bytes)** ou **`RST n`** no barramento de dados.
• Permite **fontes de interrupção ilimitadas** via 8259 PICs em cascata.

Interrupções de Software (Instruções RST n)

Separadas dos pinos de hardware, o 8085 tem **8 interrupções de software**: `RST 0` a `RST 7` (opcodes C7, CF, D7, DF, E7, EF, F7, FF). Comportam como `CALL` para vetores fixos (0000H, 0008H... 0038H) mas **não mascaráveis** e **não priorizadas** — executam imediatamente. Usadas para breakpoints, syscalls, entrada rápida ISR.

Fluxo Habilita/Desabilita Interrupções

EI ; Habilita todas mascaráveis (seta INTE FF)
DI ; Desabilita todas mascaráveis (limpa INTE FF)
SIM ; Set Interrupt Mask (usa Acumulador)
; Acc bit 3 = máscara RST 7.5 (1=mascara)
; Acc bit 4 = máscara RST 6.5
; Acc bit 5 = máscara RST 5.5
; Acc bit 6 = Reset latch RST 7.5
; Acc bit 7 = Serial Output Data (SOD)
RIM ; Read Interrupt Mask (retorna pending + status máscara em Acc)

Dicas Práticas de Design

• Ligue **TRAP** a detector de falha de energia (brownout) + circuito hold-up supercap.
• Use **RST 7.5** para botões de painel frontal (debounced).
• Use **RST 6.5 / 5.5** para UART (8251) Rx/Tx ready, ou timer tick (8253/8254).
• Use **INTR + 8259 PIC** se >5 fontes necessárias (maioria sistemas reais).
• Sempre `EI` no fim da ISR (ou `RET` restaura PSW com INTE=1).

Conclusão: Cinco interrupções de hardware, prioridade fixa, tipos de gatilho mistos. Domine a dança `SIM`/`RIM` e você domina o sistema de interrupções do 8085.

• IBM Band 5: Nível de Liderança Técnica Sênior
• Modos de Endereçamento do Intel 8085