O pino RESET IN (active low) é controle mestre inicialização do CPU Intel 8085. Assertá-lo força processador a estado conhecido, previsível — essencial no power-up, após brownouts, ou durante debug hardware.
Ações Principais Disparadas por RESET
- Program Counter (PC) ← 0000H — Execução reinicia no primeiro endereço memória (geralmente boot ROM).
- Interrupt Enable Flip-Flop (INTE) ← 0 — Todas interrupções mascaráveis (INTR, RST 5.5, 6.5, 7.5) desabilitadas; CPU não responde a requisições interrupção externa até instrução
EI executar.
- Máscaras Interrupção (SIM/RST masks) ← Todas mascaradas — Flags pending RST 5.5, 6.5, 7.5 limpas.
- Flags Status (S, Z, AC, P, CY) ← 0 — Flag Register zerado, eliminando qualquer estado condition-code residual.
- Bus Tri-state — Barramentos endereço, dados, controle flutuam high-impedance durante reset, prevenindo contenção com outros dispositivos.
Requisitos Timing
- Pulso mínimo: 3 ciclos clock (tipicamente ≥ 300 ns a 6 MHz).
- Power-on reset: Deve permanecer low por pelo menos 10 ms após VCC estabilizar para permitir startup oscilador clock.
- Sincronização: RESET IN sampleado na borda subida CLK; sequência reset interna leva 3–4 períodos clock.
Circuito Típico
Rede RC (R ≈ 10 kΩ, C ≈ 0,1 µF) de RESET IN a VCC, com buffer Schmitt-trigger (ex: 74HC14), provê power-on reset limpo, debounced. Push-button momentâneo across capacitor habilita reset manual.
Por Que Importa
Sem RESET confiável, 8085 poderia iniciar execução de endereço aleatório, corromper portas I/O, ou travar em estado interrupção indefinido. Design reset adequado é fundação de qualquer sistema 8085 robusto.
