PLA NMOS: Arrays Lógicos Programáveis Construídos com MOSFETs Canal-N

O que é um PLA NMOS?

Um Array Lógico Programável (PLA) é um PLD (Dispositivo Lógico Programável) estruturado implementando funções lógicas soma-de-produtos (SOP). Um PLA NMOS usa MOSFETs canal-N exclusivamente para seus transistores lógicos (rede pull-down), com pull-ups modo depleção ou resistivos. Foi tecnologia PLA dominante nos anos 1970–80 (ex: PLA Intel 8086, FPGAs iniciais).

Arquitetura: Dois Planos Programáveis

1. Plano AND (Termos Produto)

Entradas (Verdadeiro & Complemento) correm verticalmente (poli/silício).
Termos produto correm horizontalmente (metal).
Transistor NMOS na interseção = conexão (se gate ligado à entrada) ou sem-conexão (se gate ligado a GND / floating gate queimado).
Saída de cada linha = NOR das entradas conectadas (De Morgan: NOR = AND com entradas invertidas). Pull-up (carga depleção) torna nível ALTO quando nenhum transistor puxa para baixo.

2. Plano OR (Termos Soma)

Saídas termos produto correm verticalmente.
Funções saída correm horizontalmente.
Mesma estrutura NMOS + pull-up: saída linha = NOR dos termos produto selecionados = OR dos produtos (SOP).

Programabilidade: Originalmente links fusíveis (NiCr, TiW) em cada cruzamento. Queimados por alta corrente → circuito aberto. Depois: UV-EPROM (floating gate) → EEPROM/Flash (eletricamente apagável). Moderno: baseados SRAM (FPGA).

PLA NMOS vs. PLA CMOS

Característica	PLA NMOS	PLA CMOS
Transistores	NMOS apenas (pull-down) + Carga Depleção	Complementar NMOS + PMOS
Potência Estática	Alta (corrente CC através carga quando BAIXO)	Próxima Zero (apenas vazamento)
Velocidade	Moderada (RC limitada por pull-up)	Rápida (pull-up/pull-down ativo)
Densidade	Alta (1T por cruzamento)	Menor (2T por cruzamento)
Complexidade Processo	Mais simples (sem well, menos máscaras)	Mais complexo
Margem Ruído	Menor (lógica ratioed)	Full Rail-to-Rail
Era	1970s–meados 80s (Intel, Signetics, PLAs)	Fim 80s–presente (FPGAs, CPLDs)

Aplicações-Chave (Históricas & Nicho)

Lojas Microcódigo Controle: Intel 8086/8088, 80286, Motorola 68000 usavam PLAs para decodificação instrução & sequenciamento.
Substituição Lógica Customizada: Substituíam placas TTL SSI/MSI (série 7400).
FPGAs Iniciais: Xilinx XC2064 (1985) usava células memória estática NMOS para configuração (mas blocos lógicos eram CMOS).
ROMs / Geradores Caracteres: Estrutura PLA ideal para ROM denso.

Por Que Desapareceram

Potência estática inaceitável para portátil/bateria.
Escalonamento CMOS (Lei Moore) deu velocidade+densidade+baixa potência.
FPGAs (baseados SRAM, grão grosso) ofereceram flexibilidade enormemente maior.
ASICs / Células Padrão substituíram PLAs fixos em alto volume.

Legado

PLAs NMOS provaram o conceito de estrutura AND-OR regular e programável. Blocos lógicos FPGA modernos (LUTs) são essencialmente PLAs minúsculos e altamente flexíveis. A ideia arquitetural vive; o processo NMOS não.