Uma porta NAND TTL (ex: 74LS00, 74HC00) implementa Y = \overline{A \cdot B} – saída BAIXA apenas quando TODAS entradas ALTA.
| Parâmetro | TTL Padrão (74xx) | LS (74LSxx) | HC CMOS (74HCxx) |
|---|---|---|---|
| VCC | 5 V ±5% | 5 V ±5% | 2–6 V |
| VIH (mín) | 2,0 V | 2,0 V | 0,7×VCC |
| VIL (máx) | 0,8 V | 0,8 V | 0,3×VCC |
| VOH (mín) | 2,4 V | 2,7 V | VCC–0,1 V |
| VOL (máx) | 0,4 V | 0,4 V | 0,1 V |
| Margem Ruído (H/L) | 0,4 V / 0,4 V | 0,7 V / 0,4 V | ~1,5 V / ~1,5 V |
| tpd (típ) | 10 ns | 9 ns | 8 ns |
| ICC / porta | 2 mA | 0,4 mA | ~1 µA (estático) |
| Fan-out (cargas LS) | 10 | 20 | 50+ |
A ──┐ ├──○ Y = NOT (A AND B) B ──┘ A B | Y 0 0 | 1 0 1 | 1 1 0 | 1 1 1 | 0
NAND TTL: robusto, previsível, ainda em produção para legado 5V e educação.
Tecnologia Eletrônica © [www.351231.com]