Um barramento interno 8-bit transfere dados entre CPU, memória e I/O sobre 8 linhas paralelas (D0–D7), movendo um byte por ciclo.
Sistemas Históricos
- Intel 8080/8085, Zilog Z80, MOS 6502, Motorola 6800/6809 — barramento dados 8-bit, endereço 16-bit.
- Home computers: Apple II, Commodore 64, TRS-80, ZX Spectrum, BBC Micro.
- Embarcados: 8051, AVR (ATmega), PIC18 — ainda líderes em volume.
Papel do Controlador de Barramento
- Arbitra mestria (CPU vs DMA).
- Gera sinais controle: RD, WR, IO/M, ALE.
- Lida wait states para memória/periféricos lentos.
Limitações
- Throughput: 8 bits × clock (ex.: 3 MHz → 3 MB/s teórico).
- Espaço endereçamento: barramento 16-bit → 64 KB direto (bank switching necessário para mais).
- Fetch instrução: 1–3 bytes por opcode → múltiplos ciclos.
Por Que Ainda Usado
- Densidade código: ISAs 8-bit (AVR, PIC) frequentemente menores que 32-bit Thumb-2.
- Potência: <1 µA/MHz sleep; roda em coin cell por anos.
- Custo: $0,20–$0,50 volume (ATTiny, STM8).
- Determinismo: Sem cache, pipeline, branch prediction — hard real-time trivial.
Evolução Moderna
Data path 8-bit + endereço 32-bit (ex.: RV32E, Cortex-M0+ com barramento 8-bit) faz ponte entre software legado e mapas memória maiores.
