Instabilidade amplificador manifesta como oscilação, ringing, ou overshoot excessivo — causados por realimentação positiva não intencional em frequências onde deslocamento fase loop aproxima 180°. Estabilização = garantir margem fase adequada (tipicamente 45–60°) em todas condições operação.
Causas Raiz Instabilidade
- Deslocamento fase excessivo de polos parasitas (capacitâncias dispositivos, indutâncias layout)
- Roll-off ganho insuficiente antes crossover fase 180°
- Interação carga: Cargas capacitivas (cabos, gates MOSFET) adicionam polos
- Impedância fonte alimentação modulando ganho/fase
Técnicas Estabilização Núcleo
1. Compensação Polo Dominante (Miller)
Adicione capacitor Cc saída para estágio entrada (integração Miller). Cria polo baixa frequência que rola ganho a −20 dB/déc, empurrando frequência ganho unidade abaixo polos parasitas superiores.
- Prós: Simples, previsível, capacitor único
- Contras: Reduz largura banda, limitado slew-rate (Itail/Cc)
- Típico: Op-amps, reguladores tensão, amplificadores potência áudio
2. Compensação Lead-Lag (RC Série)
Coloque Rc + Cc na rede realimentação. Zero de RcCc adiciona lead fase; polo frequência maior adiciona lag. Boost fase sintonizável no crossover.
- Prós: Preserva largura banda melhor que polo dominante
- Contras: Dois componentes, sensível a parasitas
3. Feedforward / Miller Aninhado
Amps multi-estágio: compense loops internos localmente, loop externo global. Capacitores Miller aninhados (Cc1, Cc2) separam polos para designs >2-estágios.
4. Isolamento Carga
- Isolamento resistivo (Riso 10–100 Ω) — desacopla carga capacitiva do estágio saída
- Isolamento indutivo (ferrite bead) — para RF/micro-ondas
- Estágio buffer — follower emissor / follower fonte drive carga
Fluxo Trabalho Estabilização Prático
- Meça resposta malha aberta: Analisador rede ou injete sinal nó realimentação (quebre loop com indutor/capacitor grande).
- Identifique crossover (fc) e margem fase (PM).
- Simule compensação: SPICE com modelos parasitas (Cload, package L, PCB trace C).
- Prototipe & itere: Comece com Cc polo dominante; adicione zero lead se PM < 45°.
- Verifique: Resposta degrau (overshoot < 20%), teste onda quadrada, varredura temperatura, varredura carga.
Regras Críticas Design
- Margem fase ≥ 45° pior caso (temp, carga, cantos processo)
- Margem ganho ≥ 6 dB
- Slew rate > 2× máx sinal dV/dt
- Rejeição fonte alimentação > 40 dB em fc
- Layout: minimize área loop realimentação, guarde nós sensíveis
Em dúvida, comece compensação polo dominante — é mais robusta. Reserve lead-lag para designs críticos largura banda onde pode validar em todos cantos.
